






- Maskowalne
- Niemaskowalne (np. RST)

- wewnętrzne
- zewnętrzne

- ❖ Hierarchia (priorytet)
- ❖ Wektory



źródło (HD) ⇒ flaga ⇒ maska + wektor (adres) przerwania




Przyjęcie przerwania (*reakcja na flagę ze zdjętą maską*) 6CM


- dokończenie wykonywanej operacji (rozkażu)
- rzucenie adresu powrotnego [AP] z PC oraz rejestru stanu SR na szczyt stosu
- zwiększanie wskaźnika stosu - SP
- rejestr stanu SR jest czyszczony – blokada innych przerwań (GIE=0) oraz blokada trybów oszczędnych
- zawartość wektora przerwania ładowana jest do PC - przejście do adresu pobranego z wektora przerwania (rozpoczęcie procedury przerwania)

Wyjście z przerwania (*po RETI*) 5CM

- zawartość rejestru stanu SR jest przywracana (ze stosu)
- pobranie do licznika rozkazów PC adresu powrotnego ze szczytu stosu – przywracany jest adres instrukcji sprzed przerwania
- zmniejszenie wskaźnika stosu SP
- zdjęcie blokady przerwań (GIE=1)
- skok do AP




hierarchiczna obsługa przerwań
(bez zagnieżdżenia przerwań)




hierarchiczna obsługa przerwań
(zagnieżdzenie przerwań)

INTERRUPT SOURCE	INTERRUPT FLAG	SYSTEM INTERRUPT	WORD ADDRESS	PRIORITY
Power-up External Reset Watchdog Flash memory	WDTIFG KEYV (see Note 1)	Reset	0FFFEh	15, highest
NMI Oscillator Fault Flash memory access violation	NMIFG (see Notes 1 and 3) OFIFG (see Notes 1 and 3) ACCVIFG (see Notes 1 and 3)	(Non)maskable (Non)maskable (Non)maskable	0FFFCh	14
Timer_B7 (see Note 5)	TBCCR0 CCIFG (see Note 2)	Maskable	0FFFAh	13
Timer_B7 (see Note 5)	TBCCR1 to TBCCR6 CCIFGs, TBIFG (see Notes 1 and 2)	Maskable	0FFF8h	12
Comparator_A	CAIFG	Maskable	0FFF6h	11
Watchdog timer	WDTIFG	Maskable	0FFF4h	10
USART0 receive	URXIFG0	Maskable	0FFF2h	9
USART0 transmit I ² C transmit/receive/others	UTXIFG0 I2CIFG (see Note 4)	Maskable	0FFF0h	8
ADC12	ADC12IFG (see Notes 1 and 2)	Maskable	0FFEEh	7
Timer_A3	TACCR0 CCIFG (see Note 2)	Maskable	0FFECh	6
Timer_A3	TACCR1 and TACCR2 CCIFGs, TAIFG (see Notes 1 and 2)	Maskable	0FFEAh	5
I/O port P1 (eight flags)	P1IFG.0 to P1IFG.7 (see Notes 1 and 2)	Maskable	0FFE8h	4
USART1 receive	URXIFG1	Maskable	0FFE6h	3
USART1 transmit	UTXIFG1	Maskable	0FFE4h	2
I/O port P2 (eight flags)	P2IFG.0 to P2IFG.7 (see Notes 1 and 2)	Maskable	0FFE2h	1
DAC12 DMA	DAC12_0IFG, DAC12_1IFG DMA0IFG, DMA1IFG, DMA2IFG (see Notes 1 and 2)	Maskable	0FFE0h	0, lowest



PnSel.x	PnDIR.x	Dir. CONTROL FROM MODULE	PnOUT.x	MODULE X OUT	PnIN.x	MODULE X IN	PnIE.x	PnIFG.x	PnIES.x
P1Sel.0	P1DIR.0	P1DIR.0	P1OUT.0	DV _{SS}	P1IN.0	TACLK [†]	P1IE.0	P1IFG.0	P1IES.0
P1Sel.1	P1DIR.1	P1DIR.1	P1OUT.1	Out0 signal [†]	P1IN.1	CCI0A [†]	P1IE.1	P1IFG.1	P1IES.1
P1Sel.2	P1DIR.2	P1DIR.2	P1OUT.2	Out1 signal [†]	P1IN.2	CCI1A [†]	P1IE.2	P1IFG.2	P1IES.2
P1Sel.3	P1DIR.3	P1DIR.3	P1OUT.3	Out2 signal [†]	P1IN.3	CCI2A [†]	P1IE.3	P1IFG.3	P1IES.3
P1Sel.4	P1DIR.4	P1DIR.4	P1OUT.4	SMCLK	P1IN.4	unused	P1IE.4	P1IFG.4	P1IES.4
P1Sel.5	P1DIR.5	P1DIR.5	P1OUT.5	Out0 signal [†]	P1IN.5	unused	P1IE.5	P1IFG.5	P1IES.5
P1Sel.6	P1DIR.6	P1DIR.6	P1OUT.6	Out1 signal [†]	P1IN.6	unused	P1IE.6	P1IFG.6	P1IES.6
P1Sel.7	P1DIR.7	P1DIR.7	P1OUT.7	Out2 signal [†]	P1IN.7	unused	P1IE.7	P1IFG.7	P1IES.7



Port P1 (P2)

(przerwania)

Uwaga

- Zapis do PxIES.x może ustawić flagę przerwania PxIFG.x odpowiednio:

PxIESx	PxINx	PxIFGx
0 → 1	0	May be set
0 → 1	1	Unchanged
1 → 0	0	Unchanged
1 → 0	1	May be set


Zapis do PxOUT, PxDIR może ustawić flagi w PxIFG.

Wniosek: przed zezwoleniem sprawdzić (lub odpowiednio ustawić) PxIFG.


- Jest tylko jeden wektor przerwania dla P1 (0FFE8h) i odpowiednio dla P2 (FFE2h). Dla stwierdzenia, który pin jest źródłem przerwania należy przetestować rejestr PxIFG.

- Flagi PxIFG nie są kasowane automatycznie. Muszą być kasowane przez program.

Technika mikroprocesorowa



(przerwania, assembler, przykład)


**Zadanie 2:**

Zliczanie naciśnień przycisku (P1.0) i wyświetlanie zliczeń na P2.


Komentarz: naciśnięcie przycisku wymusza pojawienie się zbocza opadającego na P1.0.

```
#include "msp430.h"          ; dołączenie pliku predefinicyjnego MSP430
;-----
;-----
ORG    01100h                ; początkowy adres pamięci programu
;-----
INIT:   mov.w  #0A00h, SP      ; inicjalizacja wsk. stosu
        mov.w  #WDTPW+WDTHOLD, &WDTCTL ; wyłączenie watchdog'a
        mov.b  #0FFh, &P2DIR  ; ustawienie P2 jako wyjście
        bic.b  #01h, &P1DIR  ; ustawienie P1.0 jako wejście
;-----
        ;-----
        bis.b  #01h, &P1IES    ; wyzwalanie zboczem opadającym
        bic.b  #01h, &P1IFG    ; wyzerowanie flagi przerwania
        bis.b  #01h, &P1IE     ; zezwolenie na przerwania od P1.0
        bis.w  #GIE, SR        ; zdjęcie maski GIE (General Interrupt Enable)
;-----
        ;-----
Main:   jmp    Main           ; program główny - mądry i ważny :) [2CM]
;-----
        ;-----
P10h:   bic.b  #01h, &P1IFG    ; wyzerowanie flagi przerwania [4CM]
        inc.b  P2OUT           ; P2OUT=P2OUT+1 [4CM]
        RETI                  ; wyjście z procedury przerwania [5CM]
;-----
;-----
; Wektory przerwania
;-----
ORG     0FFFh                ; wektor resetu
DW      INIT                  ; adres początkowy pamięci programu
ORG     0FFE8h                ; wektor przerwania P1
DW      P10h                  ; adres procedury przerwania P10h
END
```

- Timer'y są jednymi z podstawowych układów peryferyjnych w mC
- W różnych wersjach mC MSP430 mogły być zaimplementowane różne wersje timer'ów. Jednym z nich jest Timer_A charakteryzujący się następującymi funkcjonalnościami:
 - 16-bitowy asynchroniczny timer/counter z 4 trybami pracy
 - możliwość generacji przerwań
 - różne źródła wejściowego sygnału zegarowego
 - trzy konfigurowalne rejestry porównująco/przechwytyjące
 - konfigurowalne wyjścia z funkcjonalnością PWM
 - asynchronicznie zatrzaskiwane wejścia i wyjścia



- Timer'y są jednymi z podstawowych układów peryferyjnych w mC
- W różnych wersjach mC MSP430 mogły być zaimplementowane różne wersje timer'ów. Jednym z nich jest Timer_A charakteryzujący się następującymi funkcjonalnościami:
 - 16-bitowy asynchroniczny timer/counter z 4 trybami pracy
 - możliwość generacji przerwań
 - różne źródła wejściowego sygnału zegarowego
 - trzy konfigurowalne rejestry porównująco/przechwytyjące
 - konfigurowalne wyjścia z funkcjonalnością PWM
 - asynchronicznie zatrzaskiwane wejścia i wyjścia



Timer_A - schemat blokowy i rejestry


Technika mikroprocesorowa


Register	Short Form
Timer_A control	TACTL
Timer_A counter	TAR
Timer_A capture/compare control 0	TACCTL0
Timer_A capture/compare 0	TACCR0
Timer_A capture/compare control 1	TACCTL1
Timer_A capture/compare 1	TACCR1
Timer_A capture/compare control 2	TACCTL2
Timer_A capture/compare 2	TACCR2
Timer_A interrupt vector	TAIV

Aby uruchomić (przeprowadzić inicjalizację) timer'a należy skonfigurować:

- TACTL
- TACCTLx
- TACCRx
- TAR
- przerwania


zgodnie z celem użycia timer'a.






Up/Down Mode

MCx = 11h




Stop Mode


MCx = 00h



Up/Down Mode


MCx = 11h





```
#include "msp430.h"                                ; doł. pliku predefinicyjnego
;-----                                           ; inicjalizacja
ORG    01100h                                       ; adres począt. pamięci programu
;-----
INIT:  mov.w  #0A00h, SP                           ; inicjalizacja wsk. stosu
        mov.w  #WDTPW+WDTCTL, &WDTCTL             ; wyłączenie watchdog'a
        mov.b  #0FFh, &P2DIR                      ; ustawienie P2 jako wyjście
;-----                                           ; Timer_A initialisation
        bic    #TASSEL0, &TACTL                   ; SMCLK as source
        bis    #TASSEL1, &TACTL                   ;
        bic    #ID0, &TACTL                       ; Clock=source/1
        bic    #ID1, &TACTL                       ;
        bic    #MC0, &TACTL                       ; Continous mode (do FFFFh)
        bis    #MC1, &TACTL                       ;
        bis    #TAIE, &TACTL                      ; Timer_A interrupt enabled
        bis.w  #GIE, SR                           ; General Interrupt Enable (GIE)
;-----                                           ; program główny
Main:  jmp    Main                                ; mądry i ważny :) [2CM]
;-----                                           ; procedura obsługi przerwania
; (interrupt handler)
TA_h:  xor.b   #0FFh, &P2OUT                      ; zmiana stanu LED'ów [4CM]
        bic    #TAIFG, &TACTL                    ; kasow. flagi przerwania [4CM]
        RETI                                       ; wyjście z proc. przerw. [5CM]
;-----
; Wektory przerwań
;-----
ORG    OFFFEh                                       ; wektor resetu
DW     INIT                                         ; adres począt. pamięci programu
ORG    OFFEAh                                       ; wektor TAIFG
DW     TA_h                                         ; adres procedury obsługi przerw. T_A
END
```

Technika mikroprocesorowa



**Wydział
Elektryczny**
POLITECHNIKA WARSZAWSKA

Zadanie: cykliczne włączanie i wyłączenie diod LED dołączonych do P2

Trzy wewnętrzne sygnały zegarowe:

- ACLK (auxiliary clock) zegar pomocniczy
- MCLK (master clock) zegar główny
- SMCLK (sub-main clock) zegar podrzędny


Trzy źródła zegara:

- LFXT1CLK (LowFrequency / HighFrequencyOscillator) źródło zegara z niskoczęstotliwościowym kwarem 32678Hz, bądź z rezonatorami z zakresu 450kHz-8MHz
- XT2CLK (High FrequencyOscillator) jest używany opcjonalnie, może być połączony ze standardowym kwarem, bądź rezonatorami z zakresu 450kHz-8MHz
- DCOCLK (Digital Clock Oscillator) wewnętrzny zegar taktujący wykorzystujący obwód RC

Po uruchomieniu μC włączony jest oscylator DCOCLK pracujący wstępnie z częstotliwością około 800kHz.



Rejestry konfiguracyjne


Register	Short Form
DCO control register	DCOCTL
Basic clock system control 1	BCSCTL1
Basic clock system control 2	BCSCTL2
SFR interrupt enable register 1	IE1
SFR interrupt flag register 1	IFG1



DCO:

- wbudowany w strukturę mikrokontrolera generator RC
- w oscylatorze wykorzystany jest wewnętrzny rezystor, który można zastąpić elementem zewnętrznym (lepszą charakterystyka temperaturowa - ok. 0,1%/C)
- częstotliwość sygnału DCOCLK ustalana jest za pomocą bitów RSELx, DCOx, MODx





```

;----- Basic Clock Module Initialisation -----
;- switch from DCO to XT2
;- MCLK & SMCLK supplied from XT2, ACLK = n/a
;- the DCO is left running
;-----

```

```

      bis.b #OSCOFF, SR           ;turn OFF osc.1
      bic.b #XT2OFF, &BCSCTL1     ;turn ON osc.2
INIO  bic.b #OFIFG, &IFG1         ;clear OFIFG (flaga błędu osc. NMI)
      mov  #0FFFFh, R15          ;delay (waiting for oscillator start)
INI1  dec  R15                   ;delay
      jnz  INI1                  ;delay
      bit.b #OFIFG, &IFG1         ;test OFIFG
      jnz  INIO                  ;repeat test if needed

```

```

;MCLK
bic.b #040h, &BCSCTL2           ;select XT2CLK as source
bis.b #080h, &BCSCTL2           ;
bic.b #030h, &BCSCTL2           ;MCLK=source/1 (8MHz)

```


```

;SMCLK
bis.b #SELS, &BCSCTL2           ;select XT2CLK as source
bic.b #006h, &BCSCTL2           ;SMCLK=source/1 (8MHz)

```



BCSCTL2 Basic Clock System Control Register 2



```

;----- Basic Clock Module Initialisation -----
;- switch from DCO to XT2
;- MCLK & SMCLK supplied from XT2, ACLK = n/a
;- the DCO is left running
;-----

```

```

bis.b #OSCOFF, SR      ;turn OFF osc.1
bic.b #XT2OFF, &BCSCTL1 ;turn ON osc.2
INIO  bic.b #OFIFG, &IFG1 ;clear OFIFG (flaga błędu osc. NMI)
      mov #0FFFFh, R15    ;delay (waiting for oscillator start)
INI1  dec R15             ;delay
      jnz INI1            ;delay
      bit.b #OFIFG, &IFG1 ;test OFIFG
      jnz INIO            ;repeat test if needed

```

```

;MCLK
bic.b #040h, &BCSCTL2 ;select XT2CLK as source
bis.b #080h, &BCSCTL2 ;
bis.b #SELM1, &BCSCTL2 ;niepotrzebne
bis.b #SELM1+SELM0, &BCSCTL2 ;nieprawidłowe
bic.b #030h, &BCSCTL2 ;MCLK=source/1 (8MHz)

```

```

;SMCLK
bis.b #SELS, &BCSCTL2 ;select XT2CLK as source
bic.b #006h, &BCSCTL2 ;SMCLK=source/1 (8MHz)

```



BCSCTL2 Basic Clock System Control Register 2

